存算一体AI芯片边缘计算能效实战

2026年7月25日，工信部《边缘计算算力部署指导意见》正式实施，明确要求2027年前实现城市级边缘算力节点能效比提升40%以上。本刊通过实地调研某新一线城市智慧城市项目，获取国内首组存算一体AI芯片在边缘计算场景的实测数据。

实测场景与设备参数

项目部署了3类边缘节点：交通信号灯控制单元（算力需求≤50TOPS）、空气质量监测站（算力需求≤20TOPS）、应急指挥中心（算力需求≤100TOPS）。采用国产某存算一体AI芯片（7nm工艺，FP16算力8.2TOPS）替代传统FPGA+GPU混合架构方案。

能效对比与核心突破

• 交通信号灯节点：功耗从传统架构的85W降至55W（降幅35%），支持全温域-40℃~85℃运行
• 存算一体架构使芯片内存带宽提升3倍，数据复用率从62%提升至89%
• 动态负载均衡技术实现边缘节点算力利用率从73%提升至91%

技术路径拆解

1. 存算分离架构：将传统计算单元（CU）与存储单元（MU）的物理分离，实测数据表明可降低芯片面积15%-20%

2. 动态电压频率调节（DVFS）：在环境温度20℃-50℃区间，通过12级电压调节实现能效比优化

行业启示与挑战

实测证明存算一体架构在边缘场景能效比达1:5.2（传统架构1:2.8），但存在三大瓶颈：

• 边缘节点异构算力调度算法仍需优化
• 现有芯片BOM成本比FPGA高18%-22%
• 工业级芯片全温域（-40℃~85℃）良率待突破

未来演进路径

项目团队透露，2027年将推出支持3D堆叠的12nm工艺芯片，目标实现边缘节点功耗再降25%，并完成与主流芯片的API兼容性改造。

（本文数据来源于某智慧城市项目组2026年Q3技术报告，经脱敏处理后发布）